Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

Examen du 25 mars 2016Electronique Logique

Durée : 2hCalculatrices autorisées – Une feuille A4 Recto-Verso autorisée

Partie A – Logique combinatoire (40%)

1) Conversions

Donner les conversions en décimal des nombres binaires ou hexadécimaux:

a) 1 0 1 10 1b ;b) 7Fh ;c) 1 0 1 0h (hexadécimal !) ;

Donner les conversions en binaire des nombres décimaux:

d) 17d

e) 10d ;

Donner (astucieusement) les conversions en hexadécimal des nombres décimaux :

f) 254d ; g) 33d ;

2) Comptage de grandes quantités, flux :Un satellite prend des images de 256x256 pixels chaque pixel codé sur 8 octets (quatre couleurs à deux octets chaque, par exemple…).

2a) Combien d’octets par image (répondre sous forme de puissance de 2).

2b) Il y a 20 images par seconde, quel flux faut-il en Moctets/s ?

2c) Si la transmission radio du satellite est en mode dégradé, il faut s’adapter à un fluxde 10 Mbit/s (et non Moctets/s). Si on veut quand même transmettre une donnée parpixel, combien de bits (ou octets au choix) cela représente-t-il pour cette donnée ?

3) Combinatoire de grands volumes Une adresse IP au standard IPv4 contient 4 octets (p .ex. 255.255.162.92).3a) Quel est le nombre d’adresses différentes (en décimal à 15% près) ?

3b) Même question pour IPv6 : adresses sur 6 octets.

Page 1 sur 7

Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

4) Code ASCII.On veut repérer si 2 lettres codées en ASCII sur 7 bits sont égales, puis si ce sontdes voyelles (pour la correction orthographique par exemple), à l’aide d’un câblagede portes adéquat.

a) Egalité à l’échelle d’un bit : quelle est la porte à deux entrées qui donne « 0b »si deux bits sont égaux ?

b) En déduire qu’avec 7 portes de ce type et une porte multiple dont on préciserasi c’est une NAND ou une NOR (exemple d’une NOR quadruple ci-dessous)on peut donner la réponse au cas d’« égalité ». Préciser si l’égalité donne ‘1’ou ‘0’.

On rappelle que les codes ASCII des minuscules a,b,c,…, donnés ici sur 8 bits(c6…c0), commencent à 'a'=61h (en hexadécimal) et suivent l’ordre alphabétique.

c) Repérage des voyelles minuscules : Les codes ASCII de ‘a’ ‘e’ ‘i’ ‘o’ ‘u’ et ‘y’sont 'a'=61h, 'e'=65h, 'i'=69h, , 'o'=6Fh, 'u'=75h et , 'u'=79’h . Quels sont les bits invariables parmi (c6…c0) ?

d) Sur combien de bits se fait donc la logique combinatoire non triviale, compte-tenu de cela ?

e) Dans quel ordre organiser les deux fonctions ci-dessus pour repérer lesdoublons de voyelles le plus économiquement possible ?

f) Si on a maintenant des délais de calcul bien plus longs sur la reconnaissance devoyelle que sur la reconnaissance d’identité, faut-il modifier la réponse à laquestion ci-dessus ?

5) Comptage de place de parking.A l’entrée d’un parking de 300 places de la bonne ville de Digy, un compteur de placede parking libres a été mis en place: il fournit un nombre N en 3 chiffres « binairecodé décimal » (BCD) qui en fait dûment l’affichage sous la forme usuelle « 167place libres » .

On notera (c3…c0)(d3…d0)(u3…u0) les 24 bits ainsi disponibles codantcentaines, dizaines et unités, de 0 à 9. [(d3…d0) = 0110 dans l’exemple de 167]. Suiteà un changement de sens unique, on veut ajouter un affichage à un carrefour situé unpeu avant le parking, pour éviter des bouchons inutiles. Le fournisseur initiald’affichage ayant hélas fait faillite, l’ingénieur(e) des services techniques de Digy,

Page 2 sur 7

Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

Camille, propose une solution de secours : Camille veut juste câbler un voyant qui soitrouge si c’est complet (N=0), et orange si N<24 (i. e. N ≤23) et éteint sinon (N>23).

a) Quelle fonction implémenter pour allumer le voyant rouge (mise à 1) ?b) Pour le voyant orange, préciser les bits qui sont à trivialement à zéro. Préciser

comment mettre cette information sur une sortie uniquec) Dire combien de bits il faut câbler pour détecter la situation N<24 dans

l’information restante, et proposer l’implémentation correspondante.

6) Hardwarea) Parmi les 4 adaptations ci-dessous entre logique TTL et CMOS à base de

collecteurs ouverts (portes marquées « CO » avec le petit dessin du transistor npn),lesquelles sont correctes ? On précisera le(s) défaut(s) des cas incorrects. Latension donnée est celle de l’alimentation du circuit correspondant TTL ou CMOS.

b) On se pose la question du risque de transitoire du circuit présenté ci-dessous,suivant laquelle des quatre variantes de câblage (a b c d) est choisie (la fonctionexacte étant sans importance).- b1) Classer les quatre variantes par ordre de risque croissant.- b2) Donner l’ordre de grandeur (temps) d’un transitoire possible pour une

architecture TTL dans le pire des quatre cas (on admettra que l’ordre degrandeur des temps de propagation est le même pour toutes les portes simples).

Page 3 sur 7

Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

____________________________________________________

Partie B : Logique Séquentielle (30%)

1) Retardateur de train : On considère le circuit suivant, à trois bascules D.Il est alimenté par un signal d’horloge CLK (trait gras) de période T. Et on admet que le signal sur D est un signal de période double et de phase commeindiqué dans le chronogramme général en-dessous.Pour répondre, vous devrez reproduire au moins les lignes CLK, Q, Q1 Q2 et Out ;Vous pouvez utiliser la trame de cet énoncé comme brouillon au crayon.

A l’instant où l’entrée CLR passe à un, toutes les bascules (Q, Q1, Q2) sont à 0.

a) Indiquer l’évolution de Q.

Page 4 sur 7

Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

b) En déduire celle de Q1 et de son complémentaire. On précisera quelle est sapériodicité T1.

c) Déduire l’évolution de Q2. On admettra que le transitoire de la bascule 1 (celle de Q1)est assez long pour que la bascule 2 voit le nouvel état de Q, (quand la question sepose ): montrer que Q2 ne monte qu’une seule fois.

d) En déduire l’évolution de la sortie Out. De combien de périodes K est ainsi retardél’apparition du train de CLK ?

e) Si le train de CLK a N impulsions, combien d’impulsion aura Out : N ou N –K ?

2) Compteur binaire On rappelle qu’un compteur binaire peut être constitué de bascules, avec une mise àzéro commune (entrée CLR commune).

a) Combien de bascule D faut-il pour réaliser un compteur binaire bouclant sur 16 cyclesd’horloges ?

b) Si l’on veut boucler au bout de 12 cycles seulement, indiquer comment utiliser uneporte à deux entrées pour avoir le résultat.

c) Proposer succinctement deux façons de faire un compteur sur 144 (=1212=4²3²).avec deux compteurs 4 bits en cascade.

Page 5 sur 7

Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

Partie C : Conversion Analogique Numérique (30%)

On compare dans cet exercice deux convertisseurs, un CAN de type « SAR » à NS bits etun CAN de type « Flash » à NF bits.On branche le même signal cosinusoïdal sur les deux CAN, et on trace le résultatdigitalisé au moyen d’une acquisition numérique, avec un rendu sous logiciel typeMATLAB ou autre (c’est équivalent à ce que ferait un CNA parfait).

1) Rappeler succinctement le principe du convertisseur SAR

2) Rappeler succinctement le principe du convertisseur Flash

Les deux convertisseurs sont donnés pour une pleine échelle de 10V. On utilise d’abord unsignal de la forme : V = V0 [1+cos (ωt) ] avec V0 = 40 mV.Le pseudo-oscillogramme obtenu a la forme de la figure 1 : une trace en tireté ("TT") etune en trait plein ("TP"), qui semble en retard sur l’autre. (Ce sont les traductionsgraphiques des résultats numériques pris sur les sorties digitales des CAN avec un pas detemps très rapide (50 ns), on n’a pas utilisé un CNA)

0 10 20 30 40 50 60 700

102030405060708090

t (µs)

osci

llosc

ope

sign

al (m

V)

Figure 1 : Rendu numérique des données digitale des deux CANs.

3) Attribuer chaque trace TT et TP à son convertisseur : Flash ou SAR.

4) Quels sont les pas d’échantillonage des convertisseurs "TT" et "TP"?

5) Combien de bits ont les convertisseurs "TT" et "TP"?

6) Expliquez en quoi ces pas différents correspondent aux contraintes technologiquesdifférentes des « SAR » et des « Flash ».

7) Combien valent en principe les variances VnT2 et VnP

2 du bruit de digitalisation pourchacun des deux ?

8) Quelle est la période interne des itérations (dichotomies) élémentaires du SAR(approximativement) ?

Page 6 sur 7

TP TT

Institut d’Optique

ELECTRONIQUE POUR LE

TRAITEMENT DE L'INFORMATION

ESO1ère année /2S

2015/2016

9) On conduit le même test que précédemment mais avec cette fois-ci un offset autour de5V et une période plus longue (ω’~ ω/8) pour mieux voir les pas individuels du CANle plus résolu :

V= 5.00V+ V0 cos ω’t

0 50 100 150 200 2504960

4980

5000

5020

5040

t (µs)

osci

llosc

ope

sign

al (m

V)

Figure 2 : mêmes quantités pour des conditions (tension, fréquence) différentes

a) Commenter les données (pseudo oscillogramme) obtenues, Figure 2, et l’anomalieque l’on observe pour un des CAN.

b) Si l’on remplace 5.00V par les valeurs suivantes : (b1) 2.50V ; (b2) 3.33 V, quelest le risque d’avoir encore des anomalies ?

c) Que donnera un calcul de la variance du bruit de digitalisation dans de tellesconditions ? (5.00V)

Page 7 sur 7