Click here to load reader
Upload
trinhduong
View
212
Download
0
Embed Size (px)
Citation preview
ROBERT Véronique GE3
Année 2005-2006
TP N°2 D’ELECTRONIQUE NUMERIQUE
Les Bascules Le but de ce TP est de concevoir en simulation et expérimentation les différentes
bascules SC, JK et D, à partir de portes logiques combinatoires. I) Etude de la cellule mémoire.
1) Table de vérité :
On va calculer l’évolution de C et D en fonction des entrées A et B. On part de la combinaison A=0 et B=0, et on pose les hypothèses de départ Posons D=0 puis D=1
A B C D 0 0 1 0 0 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0
Dans un système bouclé, les sorties ont une influence sur l’entrée.
2) Schéma du circuit sur ISIS :
schéma de montage de la bascule
Chronogramme du circuit :
3) Déduction du type de la bascule utilisée :
La bascule que l’on traite est une bascule RS, ayant pour sortie Q et Q/, en effet, dans 80% des cas, C et D se complémentent.
Dans le cas A=0 et B=0, on remarque que 2 cas sont possibles. Cette étape s’appelle mémorisation. En effet, si on est à l’étape A=0 et B=1, on a C=0 et D=1. Or, quand B passe à 0, on reste à l’étape qui précède. Il en est de même pour le cas A=1 et B=0, on a C=1 et D=0.
De plus si A=1 et B=1, on a C=0 et D=0. Dans le cas d’une bascule RS ayant pour sorties Q et Q/, cet état est appelé état interdit. En effet, on ne peut pas mémoriser cet état et D≠C/.
On a donc, pour la bascule RS, la table de vérité suivante :
R S Q Q/ 0 0 Qn-1 Q/n-1 0 1 1 0 1 0 0 1 1 1 0 0
En bleu, étape de mémorisation. En rose, étape de mise à 1. En orange, étape de mise à 0. En vert, condition à éviter.
Chronogramme de la bascule RS : On a donc la bascule suivante :
schéma de montage de la bascule RS
II) Etude du détecteur de front Soit le montage suivant :
1) Chronogrammes des signaux A, B et C : Mettre en série les inverseurs permet d’augmenter le temps de propagation : le retard rendra plus visible le phénomène. Dans un premier temps, lors des fronts montants de l’horloge, on peut observer des pics sur la sortie C Après un zoom au niveau d’un pic, on peut observer qu’il s’agit en réalité d’impulsions qui, contrairement à ce que l’on croyait, ne sont plus synchronisées avec le front montant de A On va donc rajouter des points test entre A et B pour mieux observer le phénomène.
On obtient donc le chronogramme suivant :
2) Comment obtenir un détecteur de front descendant ? Pour obtenir un détecteur de front descendant, on remplace la porte logique ET par une NOR. On obtient alors le schéma suivant :
3) Simulation du système en considérant le front descendant:
III) Bascule synchrone.
1) Schéma de la bascule synchrone.
2) Simulation du bon fonctionnement du circuit.
3) Amélioration du système :
4) Simulation du bon fonctionnement du nouveau circuit
IV) Autres bascules
1) tables des vérités des bascules D, JK, et SC.
La bascule D active sur front
La bascule JK active sur front
En bleu, étape de mémorisation.
En rose, étape de mise à 0. En orange, étape de mise à 1. En vert, condition à éviter.
La bascule SC active sur front
2) Schéma interne d’une bascule JK :
D CLK Q Q/ 0 0 1 1 1 0 0 Qn-1 Q/n-1 1 Qn-1 Q/n-1
J K CLK Q Q/ 0 0 Qn-1 Q/n-1 0 1 0 1 1 0 1 0 1 1 Q/n-1 Qn-1
R S CLK Q Q/ 0 0 Qn-1 Q/n-1 0 1 1 0 1 0 0 1 1 1 0 0
Chronogramme :
3) Circuit modifié
Chronogramme :
4) Réalisation de la bascule D:
Chronogramme :