Prototypage virtuel à partir de SysML

  • Published on
    13-Sep-2014

  • View
    5.146

  • Download
    2

DESCRIPTION

Prsentation donne RTS 2010 http://www.salons-solutions-electroniques.com/

Transcript

  • Prototypage virtuel partir de SysML

    Loc Fejoz, RtaW

    David Guihal, ALYOTECH Innovation

    RTS'10

    01/04/2010, Paris

    http://www.realtimeatwork.com

  • 20/04/10 2

    Cycle de vie du

    dveloppement

    S

    S

    S

    P

    P Produit

    S Spcification

    T Testcase

    PT

    PT

    PTconformit

    conformit

    conformit

    Besoin d'informations contextuelles implicites.

    Tests de conformit lors de la V&V.

  • 20/04/10 3

    T

    Ingnierie dirige par les

    modles

    M

    M

    M

    P

    P Produit

    M Modle

    T Testcase

    PT

    P

    PT Conformit

    Conformit

    Conformit

    Simulation

    numrique

    Premire vrification des tests lors

    de la descente par simulation.

    Le contexte doit tre le plus explicite possible.

  • 20/04/10 4

    Pourquoi SysML?

    I-deas TMG Thermal

    Modelica

    Catia SimElectronics

    ?

    ? ?

    ?

    Exigences

    ?

    ?

    ?

    Problme de

    maintenance de la

    cohrence des modles.

  • 20/04/10 5

    Ingnierie dirige par LE

    modle

    I-deas TMG Thermal

    Modelica

    Catia

    Exigences

    Modle

    SysML

    SimElectronics

    SysML, la lingua franca

    de l'ingnieur systme.

    Le modle comme rfrence formelle

    des exigences.

  • 20/04/10 6

    Bnfices

    Meilleure maturit de la conception grce aux simulations numriques

    Exploration de solutions alternatives facilite Time-to-market rduit Maintenance long terme facilite

    (Indpendance vis vis des outils et des technologies)

    Formalisme partage entre les mtiers Spcifications non ambigus

  • 20/04/10 7

    Qu'est SysML?

    UML simplifi avec le vocabulaire de l'ingnieur

    systme Et adapt :

    Composition de blocs internes, Flow-port Contraintes paramtriques Exigences

    Normalis par l'OMG (Object Management Group)

  • 20/04/10 8

    Block Diagram Definition

  • 20/04/10 9

    Internal Block Diagram

  • 20/04/10 10

    Parametric Diagram

  • 20/04/10 11

    Package Diagram

    SysML n'est pas une

    mthode!

    Cette organisation

    provient du retour

    d'exprience de

    TopCased.

    Conforme EIA-632.

  • 20/04/10 12

    9 diagrammes Dfinition de bloc ( UML Class Diagram) Dfinition de bloc interne (nouveau) Paramtrique (nouveau) Package (=UML) Activit (UML) tat (=UML) Squence (=UML) Cas d'utilisation (=UML) Exigence (nouveau)

  • 20/04/10 13

    Extension de SysML :

    Profils MARTE

    Real-Time / Embedded Allocation Measurement (prcisions sur les valeurs)

    UML Testing Profile (description des tests) SysML4Modelica

    SysML4VhdlAms ?

  • 20/04/10 14

    Extension de SysML :

    Librairies Librairie standard

    SysML standard ValueType (Real, Complex) ! Units ( venir)

    Reste beaucoup faire !

    cf librairies Vhdl-Ams et Modelica

  • 20/04/10 15

    Outils

    Melody : SysML Parametric Solver for IBM Rational Rhapsody

    ParaMagic : SysML Parametrics for MagicDraw

    OpenModelica MDT : ModelicaML code generator Eclipse plugins

    SysML-Companion : simulable models generator from SysML

  • 20/04/10 16

    Dmo

    SysML-Companion

    The SysML model

    Simulation trace

    Vhdl-Ams

    (as an

    execution model)

    Vhdl-Ams

    simulator

    RtaW SysML-Companion

  • 20/04/10 17

    Merci pour votre

    attention

  • 20/04/10 18

    SysML-Companion

    l'usage

    Les planches suivantes illustrent

    l'utilisation de SysML-Companion

    lors de la conception d'un circuit

    lectronique simple utilisant la

    fois de l'analogique et du

    numrique.

  • 20/04/10 19

    Le circuit

  • 20/04/10 20

    convertisseur

    numrique/analogique

    Le composant Son comportement

  • 20/04/10 21

    Comportement du

    convertisseur

    Les lois de Kirchhoff

    La contrainte

    sur la

    conversion

  • 20/04/10 22

    Conversion Vhdl-Ams---------- ENTITY DECLARATION DAConvertor ------ENTITY DAConvertor IS

    PORT(TERMINAL p : Electrical; TERMINAL m : Electrical; SIGNAL input : IN BIT);END ENTITY DAConvertor;

    ---------- ARCHITECTURE DECLARATION behav ------ARCHITECTURE behav OF DAConvertor IS

    QUANTITY v_out ACROSS i_out THROUGH p TO m;BEGIN IF (input='0') USE v_out == -2.0; ELSE v_out == 2.0; END USE; BREAK ON input;END ARCHITECTURE behav;

  • 20/04/10 23

    Simulation numrique

    Tension aux bornes du convertisseur

    Tension aux bornes de la rsistance

    Tension aux bornes de la bobine

    Entre (numrique) du convertisseur

Recommended

View more >